4.6.2　级联型结构IIR滤波器的系数量化 （120）
4.6.3　级联型结构IIR滤波器的FPGA实现 （124）
4.6.4　FPGA实现后的仿真测试 （127）
4.7　IIR滤波器的板载测试 （128）
4.7.1　硬件接口电路 （128）
4.7.2　板载测试程序 （129）
4.7.3　板载测试验证 （131）
4.8　小结 （132）
参考文献 （132）
第5章　ASK调制解调技术的FPGA实现 （134）
5.1　ASK调制解调原理 （134）
5.1.1　ASK信号的产生 （134）
5.1.2　ASK信号的解调 （136）
5.1.3　ASK解调的性能 （137）
5.1.4　多进制振幅调制 （138）
5.2　ASK信号的MATLAB仿真 （138）
5.3　ASK信号的FPGA实现 （141）
5.3.1　FPGA实现模型及参数说明 （141）
5.3.2　ASK信号的Verilog HDL设计 （143）
5.3.3　FPGA实现ASK信号后的仿真测试 （144）
5.4　非相干解调法的MATLAB仿真 （146）
5.5　非相干解调法的FPGA实现 （148）
5.5.1　非相干解调法的FPGA实现模型及参数说明 （148）
5.5.2　非相干解调法的Verilog HDL设计 （148）
5.5.3　FPGA实现非相干解调法后的仿真测试 （150）
5.6　符号判决门限的FPGA实现 （151）
5.6.1　确定ASK解调信号的判决门限 （152）
5.6.2　判决门限模块的Verilog HDL实现 （152）
5.6.3　FPGA实现判决门限模块后的仿真测试 （154）
5.7　位同步技术的FPGA实现 （154）
5.7.1　位同步技术的工作原理 （154）
5.7.2　位同步模块的Verilog HDL实现 （157）
5.7.3　双相时钟信号的Verilog HDL实现 （159）
5.7.4　微分鉴相模块的Verilog HDL实现 （160）
5.7.5　单稳态触发器的Verilog HDL实现 （162）
5.7.6　控制分频模块的Verilog HDL实现 （164）
5.7.7　FPGA实现及仿真测试 （165）
5.8　ASK信号解调系统的FPGA实现及仿真 （166）
5.8.1　解调系统的Verilog HDL实现 （166）
5.8.2　完整系统的仿真测试 （168）
5.9　ASK调制解调系统的板载测试 （171）
5.9.1　硬件接口电路 （171）
5.9.2　板载测试程序 （171）
5.9.3　板载测试验证 （174）
5.10　小结 （175）
参考文献 （176）
第6章　FSK调制解调技术的FPGA实现 （177）
6.1　FSK调制解调原理 （177）
6.1.1　2FSK信号的时域表示 （177）
6.1.2　相关系数与频谱特性 （178）
6.1.3　非相干解调法的原理 （180）
6.1.4　相干解调法原理 （182）
6.1.5　解调方法的应用条件分析 （183）
6.2　2FSK信号的MATLAB仿真 （184）
6.2.1　不同调制指数的2FSK信号仿真 （184）
6.2.2　2FSK信号非相干解调的仿真 （185）
6.2.3　2FSK信号相干解调的仿真 （191）
6.3　FSK信号的FPGA实现 （194）
6.3.1　FSK信号的产生方法 （194）
6.3.2　2FSK信号的Verilog HDL实现 （195）
6.3.3　FPGA实现后的仿真测试 （196）
6.4　2FSK信号解调的FPGA实现 （197）
6.4.1　解调模型及参数设计 （197）
6.4.2　2FSK信号解调系统的Verilog HDL实现 （198）
6.4.3　FPGA实现后的仿真测试 （203）
6.5　MSK信号的产生原理 （205）
6.5.1　MSK信号的时域特征 （205）
6.5.2　MSK信号的频谱特性 （206）
6.5.3　MSK信号的产生方法 （207）
6.6　MSK信号的FPGA实现 （209）
6.6.1　实例参数及模型设计 （209）
6.6.2　MSK信号的Verilog HDL实现及仿真 （210）
6.7　MSK信号的解调原理 （211）
6.7.1　延迟差分解调法 （211）
6.7.2　平方环相干解调法 （212）
6.8　MSK信号解调的MATLAB仿真 （214）
6.8.1　仿真模型及参数说明 （214）
6.8.2　MSK信号的平方环相干解调的MATLAB仿真 （214）
6.9　平方环的FPGA实现 （217）
6.9.1　锁相环的工作原理 （217）
6.9.2　平方环的工作原理 （220）
6.9.3　平方环性能参数设计 （221）
6.9.4　平方环的Verilog HDL设计 （223）
6.9.5　FPGA实现后的仿真测试 （227）
6.10　MSK信号解调的FPGA实现 （228）
6.10.1　MSK信号解调环路参数设计 （228）
6.10.2　顶层模块的Verilog HDL设计 （230）
6.10.3　脉冲成形及解调模块的Verilog HDL设计 （234）
6.10.4　MSK信号解调环路FPGA实现后的仿真测试 （236）
6.11　2FSK调制解调的板载测试 （237）
6.11.1　硬件接口电路 （237）
6.11.2　板载测试程序 （238）
6.11.3　板载测试验证 （239）
6.12　小结 （240）
参考文献 （241）
第7章　PSK调制解调技术的FPGA实现 （243）
7.1　DPSK调制解调原理 （243）
7.1.1　DPSK信号的调制原理 （243）
7.1.2　采用Costas环解调DPSK信号 （245）
7.1.3　DPSK调制解调的MATLAB仿真 （246）
7.2　DPSK信号解调的FPGA实现 （249）
7.2.1　Costas环的参数设计 （249）
7.2.2　Costas环的Verilog HDL设计 （251）
7.2.3　FPGA实现后的仿真测试 （254）
7.3　DQPSK调制解调原理 （254）
7.3.1　QPSK调制原理 （254）
7.3.2　双比特码元的差分编/解码原理 （256）
7.3.3　DQPSK信号的解调原理 （257）
7.3.4　DQPSK调制解调的MATLAB仿真 （260）
7.4　DQPSK信号的FPGA实现 （264）
7.4.1　差分编/解码的Verilog HDL设计 （264）
7.4.2　DQPSK信号的Verilog HDL设计 （267）
7.5　DQPSK信号解调的FPGA实现 （272）
7.5.1　极性Costas环的Verilog HDL设计 （272）
7.5.2　FPGA实现后的仿真测试 （276）
7.5.3　跟踪策略和解调性能 （277）
7.5.4　DQPSK信号解调系统的设计 （279）
7.5.5　DQPSK信号解调系统的仿真测试 （282）
7.6　?/4 QPSK调制解调原理 （283）
7.6.1　?/4 QPSK7

 2/3   首页 上一页 1 2 3 下一页 尾页

工业技术 电子通信 通信

在线阅读