集成电路项目化版图设计 本书特色

本书以一个目前集成电路行业内比较热门的典型数模混合电路——电容式触摸按键检测电路（项目编号d503）为例，首先介绍基于chiplogic设计系统的逻辑提取的详细过程和其中的经验分享；接着具体介绍d503项目的版图设计方法、流程等，包括数字单元和模拟器件、数字和模拟模块的版图设计经验；*后基于cadence设计系统对完成设计后的版图数据进行drc和lvs的详细验证，从而完成该项目的完整版图设计过程。 全书以项目设计为导向，从项目设计的流程、项目设计完整的文档管理等方面突出完成这些项目设计的过程中遇到的技术问题、解决办法，以及如何避免问题等实用性内容，与广大将要从事集成电路设计的学生和正在从事设计的工程师一起分享非常宝贵的项目版图设计经验。

集成电路项目化版图设计 内容简介

项目驱动,联系实际.详细系统的逻辑提取过程和其中的经验分享.

集成电路项目化版图设计 目录

第1章  d503项目的设计准备
  1.1  chiplogic系列软件总体介绍
    1.1.1  集成电路分析再设计流程
    1.1.2  软件组成
    1.1.3  数据交互
  1.2  硬件环境设置
    1.2.1  硬件配置要求
    1.2.2  硬件构架方案
  1.3  软件环境设置
    1.3.1  操作系统配置要求
    1.3.2  软件安装/卸载
    1.3.3   软件授权配置
    1.3.4  服务器前台运行和后台运行
    1.3.5  将服务器注册为后台服务
    1.3.6  服务器管理
  1.4  将d503芯片数据加载到服务器
    1.4.1  芯片图像数据和工程数据
    1.4.2  加载芯片数据的步骤
    1.4.3  d503项目的软、硬件使用环境
  练习题1
第2章  集成电路逻辑提取基础
  2.1  逻辑提取流程和d503项目简介
  2.2  逻辑提取准备工作
    2.2.1  运行数据服务器
    2.2.2  运行逻辑提取软件chipanalyzer
  2.3  划分工作区
    2.3.1  工作区的两种概念
    2.3.2  d503项目工作区创建及设置
    2.3.3  工作区的其他操作
  2.4  以d503项目为例的逻辑提取工具主界面
    2.4.1  工程面板
    2.4.2  工程窗口
    2.4.3  多层图像面板
    2.4.4  输出窗口
    2.4.5  软件主界面的其他部分
  练习题2
第3章  d503项目的逻辑提取
  3.1  d503项目的单元提取
    3.1.1  数字单元的提取
    3.1.2  触发器的提取流程
    3.1.3  模拟器件的提取
  3.2  d503项目的线网提取
    3.2.1  线网提取的两种方法
    3.2.2  线网提取的各种操作
    3.2.3  线网提取具体步骤
    3.2.4  d503项目线网提取结果以及电源/地短路检查修改方法
  3.3  d503项目的单元引脚和线网的连接
    3.3.1  单元引脚和线网连接的基本操作
    3.3.2  单元引脚和线网连接其他操作
    3.3.3  d503项目单元引脚和线网连接中遇到的问题
    3.3.4  芯片外部端口的添加操作
  3.4  d503项目的电学设计规则检查及网表对照
    3.4.1  erc检查的执行
    3.4.2  erc检查的类型
    3.4.3  erc检查的经验分享
    3.4.4  d503项目的erc错误举例及修改提示
    3.4.5  两遍网表提取及网表对照（svs）
  3.5  提图单元的逻辑图准备
    3.5.1  逻辑图输入工具启动
    3.5.2  一个传输门逻辑图及符号的输入流程
    3.5.3  d503项目的单元逻辑图准备
  3.6  d503项目的数据导入/导出
    3.6.1  数据导入/导出基本内容
    3.6.2  提图数据与cadence之间的交互

 1/2    1 2 下一页 尾页

工业技术 电子通信 微电子学、集成电路（IC）

在线阅读